• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1985003151A1
    申请号:PCT/JP1984/000621
    申请日:1984-12-27
    公开日:1985-07-18
    发明作者:Yasuo Ogasawara
    申请人:Fujitsu Limited；
    IPC主号:G06F11-00
    专利说明:
    [0001] 明 細 書
    [0002] チャネル制御装置の診断方法及びその装置 技術分野
    [0003] この発明は、 中央制御装置からの指令により、 予 め定められた共通バスイ ンタフェース制御手順によ つて、 共通バスに接続された入出力制御装置 （磁気 テープ制御装置， ファ イ ル制御装置， イ ンタフヱ一 ス制御装置など） を介して入出力装置を制御するチ ャネル制御装置の診断を行う方法及びその装置に闋 し、 特に、 チャネル制御装置内に、 入出力制御装置 の動作を模麇できる凝似入出力制御装置を設けて、 障害切り分けを容易にして診断性能を向上させたチ ャネル制御装置の診断方法及びその装置に関する。 背景技術
    [0004] チャネル制御装置は、 共通バスを介して各種の入 出力制御装置を制御するものであり、 例えば中央制 御装置、 主記憶装置、 チャネル制御装置がマルチバ スに接続され、 チャネル制御装置と共通バスを介し て入出力制御装置がいもづる式に接続され、 各入出 力制御装置にプリ ンタや磁気テープ装置等の入出力 装置が接続されるシステムにおいて、 中央制御装置 の指令により、 チャネル制御装置は、 共通バスに接 続された入出力制御装置を介して入出力装置を制御 し、 プログラム制御モー ドやダイ レク ト ' メ モリ · ァクセス転送モー ド等によりデータ転送制御を行う ものである。
    [0005] ここで、 上記プ αグラム制御モー ドは、 チャネル 制御装 gが中央制御装置と接続された伏態で、 入出 力制御装 Sを制御してデータ転送を行う ものであり， 上記ダィ レク ト ♦ メ モリ ' ァクセス転送モ一ドは、 チャネル制御装置が主記憶装置と接続された伏態で 直接主記憶装置にァクセスしてデータ転送を行う も のである。
    [0006] 中央制御装置が障害を検出すると、 どの装置に障 害が発生したかを検出する為の診新が行われるもの であるが、 チャネル制御装置から共通バスを介して 接続される入出力制御装置は、 各種の入出力装置に 対応した構成を有するものであるから、 その構成に 対応した診断方法， 手頓が必要となり、 従って診断 の為のテス トデータ等を多く用意し、 それらを入出 力装置の種類等に対応して選択しなければならない ものであった。
    [0007] 又共通バスに接続された入出力制御装置の ドライ バの障害等により、 共通バスの継続的な障害伏態の 場合、 入出力制御装置を動作させて診断を行わせる こ とができないことになる。
    [0008] このように、 従来のチャネル制 i装置ば、 データ 転送画路と制御回路とを主要部としているだけであ るから、 入出力制御装置を動作させて診断を行わせ ることになり、.診断ブ口ダラムが複雑となる欠点が あり、 又共通バス C Bを介していもづる式に接続さ れた装置の障害切り分けは非常に困難であった。 発明の開示
    [0009] 本発明の目的は、 チ ャ ネル制御装置内に、 入出力 制御装置の動作を模擬できる擬似入出力制御装置を 設け、 チャ ネル制御装置から共通バスを介していも づる式に接続された複数のかつ、 種類の異なる入出 力制御装置を切り離して、 まず、 チャネル制御装置 の共通バスィ ンタフェースが正常であるか否かの診 断方法を提供することにある。
    [0010] また、 本発明の他の目的は、 上記擬似入出力制御 装置にてプログラムの指示により、 ノ、 ·リ ティ エラー ， データ の送出及び共通バスタ イ ムァゥ ト等の異常動 作を行なわせることによってチヤネル制御装置内の 障害検出機能の診断を可能とすることである。
    [0011] さ らにもう一つの目的は複数の入出力制御装置の 共通制御部すなわちチ ャ ネル制御装置の高速診断方 法を提供し、 システムの信頼性を高めるこ とにある。
    [0012] 本発明によれば、 チ ャ ネル制御装置内に種類の異 なる入出力制御装置の動作を模擬できる凝似入出力 制御装置及び入出力装置を設けることにより、 チ ヤ ネル制御装置と入出力制御装置の障害切り分けが可 能となるようにしている。
    [0013] 更に接続される入出力制御装置ノ入出力装置に関 係な く チ ヤネル制御装置の診断が可能となるように している。
    [0014] したがって、 本発明では障害の修理時間を短かく できるとともに、 チャネル制御装置の単独診断が可 能となりきわめて経済的な診新手法を提供できる。 図面な簡単な説明
    [0015] 第 1図は、 本癸明が適用されるデータ処理システ ムの要部ブロ ック図 ；
    [0016] 第 2図は、 本発明に係るチャネル制御装置の中央 制御装置に対する接続状態を説明する図 ；
    [0017] 第 3図は、 本癸明に係るチャネル制御装置の構成 図 ；
    [0018] 第 4図は本発明に係るチャネル制御装置内の凝似 入出力制御装置ノ擬似入出力装置の構成図 ；
    [0019] 第 5図は、 本癸明に係る擬似入出力制御装置/凝 似入出力装置内のァ ドレス選択回路の構成図 ；
    [0020] 第 6図は、 本発明によるチャネル制御装置の診断 方法のフローチャー トである。
    [0021] 発明を実施するための最良の形態
    [0022] 以下添付図面を参照しながら本発明の実施例を説 明する。
    [0023] 第 1図はデータ処理システムの構成図で、 図中、 1 , 1 ' は中央制御装置 （ C C ) 、 2 , 2 ' は主記 憶装置 （M M ) 、 3。 〜 3 3 はチャネル制御装置 （ C H C ) 、 4 σσ〜 43n は入出力制御装置、 5。0 〜 5 3n は入出力装置である。 本図では、 中央制御装置 1 , i ' 及び主記憶装置
    [0024] 2 , 2 ' は 2重化構成がとられている。
    [0025] すなわち、 中央制御装置 1 、 主記憶装置 2 は常用 系装置であり、 中央制御装置 1 ' 、 主記憶装置 2 ' は予備系装置を構成する。
    [0026] 中央制御装置 1 ， 1 ' 、 主記憶装置 2 , 2 ' 、 チ ャネル制御装置 3 0 〜 3 3 がマルチバスに接続され、 チャネル制御装置 3 σ 〜 33 と共通バスを介して入 出力制御装置 4 σσ 〜 4 3ηがいもづる式に接続され、 各入出力制御装置 400 〜 43η にプリ ンタゃ磁気テー プ装置等の入出力装置 5ク。 〜 5 3ηが接続されるデー タ処理システムにおいて、 中央制御装置 1 , 1 ' の 指令によりチャネル制御装置 3。 〜 3 3 は、 共通バ スに接続された入出力制御装置 4 σο 〜 4 3ηを介して 入出力装置 5。。 〜 5 を制御し、 プログラム制御モ ー ドゃダイ レク ト ' メ モリ ' アクセス転送モー ド等 によりデータ転送を行う ものである。
    [0027] 第 2図は中央制御装置 1 と主記憶装置 2 とチヤネ ル制御装置 3 との接続説明図であり、 チャネル制御 装置 3 には共通バスにより、 複数の入出力制御装置
    [0028] 4。 ， 4 / 4 がいもづる式に接続され、 最 後の入出力制御装置 4 ηには次の入出力制御装置が 接続されないので、 終端抵抗 6が接続されている。
    [0029] 又各入出制御装置 4 σ , 4 , 4 ηには入出 力装置 5 - , 5 , —― 5 ηがそれぞれ接続されてい る。 チャネル制御装置 3 は、 中央制御装置 1 と接続 された伏態のプログラム制御モー ドで、 入出力制御 装置 4 0 , 4 / 4 nを制御し、 又主記憶装置
    [0030] 2 と接続された伏態のダイ レク ト · メ モリ ' ァクセ ス転送モー ドにより主記憶装置 2 に直接アクセス し てデータ転送を行う ものである。
    [0031] 第 3図は本発明において適用されるチャネル制御 装置 3 の一具体例を示しており、 7 はデータ耘送回 路であって、 共通バスを介してデータの送受信、 ァ ドレス信号の送受信、 ク リア信号の送出等を行う も のである。
    [0032] 8 は制御回路であって、 共通バスを介して制御信 号の送受信を行う ものである。
    [0033] 9 は擬似入出力制御装置であって、 チャ ネル制御 装置 3 の内部轸断、 C C及びメ モリ とのイ ンターフ ヱス及び、 共通バスィ ンタフヱースを診断するため の診断専用擬似入出力制御を行う ものである。
    [0034] 端子 a , b , c , d , e は前述のマルチバスに接 続されるものであり、 端子 a には中央制御装置 1 , 1 ' からの入出力制御装置のァ ド レス信号ゃコマ ン ドが耘送され、 端子 bには主記憶装置からのデータ が耘送される。 .
    [0035] 又端子 cからは主記憶装置に対しス トァデータ と ァ ドレス信号とが送出される。
    [0036] 又嫱子 d には中央処理装置からの制御信号が耘送 され、 又端子 eからは各種の制御信号が中央処理装 置に対し送出される。 .
    [0037] 次に、 このチャネル制御装置の内部の共通バス ィ ンターフ ェ ース信号線を説明する。
    [0038] f ( f p , f c ) は双方向のデータ情報線であり パ リ ア ィ すェ ク ビ ッ ト線を舍む。
    [0039] g ( g p , g c ) は双方向のア ド レス情報線であ り、 拡張ア ドレス用の信号線も含む。
    [0040] h ( h p , h e ) は中央制御装置で割込み要求が 受け付けられると、 その応答としての信号や、 中央 制御装置が割込みを要求している装置に対して送出 するア ド レス情報や、 システムリ セ ッ ト信号や、 共 通バスの支配権を得るための要求に対する応答信号 を含む。
    [0041] i ( i p , i c ) は入出力制御装置がバス支配権 を得るための要求信号とか、 中央制御装置に対して 各入出力制御装置が割込みを要求する信号とか、 次 期バス支配権を得たことを示す応答信号とか、 割込 み許可を受けとつた応答信号を含む。
    [0042] j ( j p , j c ) は中央制御装置が入出力制御装 置に対し、 情報転送の方向を指定するための信号と か、 情報転送の単位がワー ドであるか、 バイ トであ るかを指定するための僂号とか、 ノ、'リ テイ ビッ トが 有効であるか否かを示す信号とか、 情報転送に際し て情報の送信または受信を要求するための信号等を 舍む。
    [0043] 尚、 これら共通バスイ ンタフ Λ —スは従来のこの 種のデータ処理システムにおいて、 一般的に行なわ れている。
    [0044] Κおよび の情報镍は本発明にて新たに設けられ たものであり、 Κは擬似入出力制御装置 9を閉塞す るための閉塞信号線、 は共通バスを閉塞するため の閉塞信号線である。
    [0045] 即ち、 このチャネル制御装置を通常の伏態 （共通 バス経由で複数の異なる種類の入出力制御装置に接 続） で使用される場合には、 Κに凝似入出力制御装 置 9 の閉塞信号が送出されており、 擬似入出力制御 装置 9 は上記各種の共通バスィ ンタフェース線と切 り離される。
    [0046] 又、 チャネル制御装置の共通バスイ ンタフヱース を診断する場合には、 中央制御装置の診断実行プロ グラムの起動に基ずき中央処理装置から d端子に制 御信号が与えられ、 さらに制御装置 8を経由して情 報線 に共通バス閉塞信号が送られ、 チャネル制御 装置からの共通バスは切り離される。
    [0047] 第 4図は第 3図で示した擬似入出力制御装置の搆 成図で、 図中 1 0 は割込み制御回路、 1 1 はァ ドレ ス選択画路、 1 2 はダイ レク ト ' メ モリ ' アクセス ( D M A ) 制御画路、 1 3 はタイ マ、 1 4は制御レ ジスタ、 1 5 はデータバスマルチプレクサ ドライバ 一、 1 6 はコマン ドデコーダ、 1 7 はパリ ティ チェ ック回路、 1 8 はパリ ティ ジェネ レータ、 1 9 はデ 一タノ ス レシーバ、 2 0 はア ドレスバス ドライ 一 である。
    [0048] この擬似入出力制御装置は中央制御装置から g P , j p信号線経由でこの擬似入出力制御装置のァ ドレ ス信号及び制御信号 （書込み又は読出し指示） が送 出されると、 ア ドレス選択回路 1 0 により検岀され る と i な 。
    [0049] ( I ) 以下プログラム制御モー ドによる動作を説 説明する。
    [0050] ① 制御レジスタ 1 4への害込み （プログラム制 御モ一ド）
    [0051] ア ドレス選択回路 1 1 では擬似入出力制御装置に 割り当てられている固有のア ドレス又は I O A R 1 4 9 に設定されているア ドレスと比較をしどちらか と一致すればァ ド レスで指定の制御レジスタ 1 4に 対し制御レジスタ 1 4の書込み設定信号 （ S E T) 及び、 レジスタ選択信号 （ R E G S E L ) を送出 し、 制御レジスタ 1 4内の各種レジスタ 1 4 0〜 1 4 9 のう ち、 任意のレジスタを選択する。
    [0052] —方 F p信号線経由でデータ情報 （パリ ティ ビッ トを舍む） がデータバス レシーバ 1 9 に送出され、 ノ リ ティ チェ ッ ク回路 1 Ίを経て制御レジスタ 1 4 のう ち選択されたレジスタに情報を書込む。 简 1 4 0 はデバイ スステータスレジスタ （ D S R ) であり、 タイムァゥ ト情報、 データエラー情報、 完 了情報を指定するレジスタである。
    [0053] 1 4 1 はバイ トカウ ンタ レジスタ （ B C R ) であ り、 転送するデータのバイ ト数を指定するレジスタ である。
    [0054] 1 4 2 はメ モリ ア ドレスレジスタ （MA R) であ ¾、 転送される情報の対象ァ ドレスを示すレジスタ である。
    [0055] 1 4 3 はコマン ド，レジスタ （ C M R ) であり C C からの指令を受けて擬似入出力装置自身の動作によ りメモリ への読出し， 書込み指定等 D M A制御動作 を指定するレジスタである。
    [0056] 1 4 , 1 4 5 はデータバッファ レジスタ （ D B R 0 , 1 ) であり、 チャネル制御装置からの書き込 みデータを一時蓄積し、 チャネル制御装置から読取 指令が送出された時に本レジスタの内容がデータバ ス上に送出される。
    [0057] 1 4 6 はモー ドレジスタ （M O D R) であり、 凝 正常モ— ドとかバイ ト又はヮー ドの動作モー ドを指 定するレジスタである。
    [0058] 1 4 7 は割込みレベルレジスタ （ I R L R) であ り、 各入出力制御装置で異なる割込みのレベルを指 定するレジスタである。
    [0059] 1 4 8 は拡張メ モリ ア ドレス レジスタ （E A R) であり、 拡張メ モリ の拡張ア ドレスを指定するレジ スタである。
    [0060] 1 9 は入出力装置ァ ドレス レジスタであり各入 出力制御装置で個々にもつァ ドレス選択用の入出力 制御装置のァ ドレスを指定する レジスタである。
    [0061] ② 制御レジスタ 1 4 の読み出し （プログラム制 御モー ド）
    [0062] ァ ドレス選択回路では制御レジスタ 1 4の読み出 し設定信号 （ S E T) 及びレジスタ選択信号 （ R E G S E L ) を送出し、 制御レジスタ 1 4 内の各種 レジスタ 1 4 0 〜 1 4 9 のう ち、 任意のレジスタを 選択する。
    [0063] さ らにレジスタを読出すゲー ト信号 （G A T E ) を送出し、 データバスマルチプレクサ ドライ ノ 1 5 のレジスタ選択端子 （ R E G S E L ) へ選択ゲー ト信号を送出する。
    [0064] 読み出し指定された制御レジスタ 1 4の内の指定 レジスタの情報は、 データバスマルチプレクサ ドラ ィバー 1 5へ取り出され f P線経由で主記憶装置へ 送られる。
    [0065] ( Π ) 次にダイ レク ト * メ モリ · アクセス耘送モ ― ドによる動作を説明する。
    [0066] ① ダイ レク ト ' メモリ ' アクセス耘送モー ドに よるデータバッ ファ レジスタ 1 4 4 , 1 5 5 への書 き込み 擬似入出力装置はチヤネル制御装置の従たる装置 としてプログラム制御モー ドによって制御レジスタ 1 4にデータを与えられそしてその後コマンドレジ スタ 1 4 3 のスター ト ビッ トをオンされるとダイ レ ク ト · メ モリ . アクセス転送モー ド （自立動作） を 始める。
    [0067] コマン ドレジスタ 1 4 3 の情報はコマン ドデコー ダ 1 6 にてコマン ド情報を翻訳し D M A制御画路 1 2へ D M A開始要求信号 （R Q D MA) , 書き込み コマン ド信号 （WR I T E ) 等を出す。
    [0068] 一方メモリ ア ドレス レジスタ 1 4 2 のァ ドレス情 報、 即ち主記憶装置のァ ドレス情報をァ ドレスバス ドライバ 2 0へ送出し g P信号線経由で主記憶装置 へ送られる。
    [0069] D M A制御回路 1 2 は主記憶装置から送出して く るデータをデ一タノ ッ ファ レジスタ 1 4 4 , 1 4 5 へ取り込む信号 （ B F S E T) を送出する。
    [0070] 主記憶装置からは f P線柽由でデータバス レシ一 ノ 1 9へデータが送られ、 ノ、' リティ チェ ック 1 路 1 7でパリ ティ チェ ッ ク した後データバッ ファ レジス タ 1 4 4 , 1 4 5へデータを書き込む。
    [0071] ダイ レク ト · アクセス耘送モ— ド動作時はデータ 量が主記憶装置の複数ァ ドレス領域にわたるため、 メ モリ ア ドレスレジスタ 1 4 2 のア ドレスを + 1ず つ更新しつつデータをデータバッ ファ レジスタ 1 4 4， 1 4 5へ書込む。
    [0072] D M A制御回路 1 2 の M A + 1嫱子はこのァ ドレ ス更新情報を送出する。
    [0073] ノ ィ トカウ ンタ レジスタ 1 4 1 では 1 回の転送終 了毎に— 1 され、 ノ 'イ トカウ ンタ レジスタに害かれ たカウ ン ト値が 0 となつた時点で転送を終了する。
    [0074] この D M A転送終了時や、 タイ ムアウ ト障害検出 時等動作の終結を報告する信号として、 中央制御装 置への割込要求信号 （ R Q I N T) を割込み制御画 路 1 0 は受信し、 i P信号線経由で送出する。
    [0075] 割込みレベルレジスタ 1 4 7、 及び入出力装置ァ ドレス レジスタ 1 4 9 は割込みレベル情報と該当入 出力装置番号をデータバスマルチプレクサ ドライノ 1 5 の 1 〜 端子へ送出されると共にデバィ スステータス レジスタ 1 4 0 の情報を f p線経由で 中央制御装置へ送出される。
    [0076] 简、 割込み制御回路 1 0 内の I A W O Pは割込ァ ドレスヮー ドの送岀ゲー トをオープンにする信号端 子、 I R Lは割込レベル設定信号端子、 M 0 Dは動 作モー ドの指定端子である。
    [0077] 又、 ア ドレス選択回路 1 1 の内、 I O Aは入出力 装置のア ド レス情報の入力嬙子、 S E L E,C Tはデ —タバッ ファ レジスタ 1 4 4 , 1 4 5 の選択信号嬙 子、 R E S E Tは D M A制御回路 1 2 のリ セ ッ ト嬙 子である。 又、 D M A制御 Ml路 1 2の内の D B O Pはデータ バスマルチプレクサ ドライ ノ 1 5よりデータの送出 ゲー トをオープンする信号嫱子、 A B 0 Pはァ ドレ スバス ドライノ 2 0 のァ ドレス情報を送出するゲー トをォ一プンする ί霄号嬙子であ 。
    [0078] ② ダイ レク ト · メモリ · アクセス耘送モー ドに よるデータノ、'ッファ レジスタ 1 4 4 , 1 4 5 の読み 出し
    [0079] チャ ネ ル制御装置は擬似入出力制御装 S内のコ マ ン ドレジスタ 1 4 3のスター トビッ トによりダイ レ ク ト · メ モリ · アクセス耘送モー ド （自立動作） を 始める。
    [0080] コマン ドレジスタ 1 4 3 の情報はコマン ドデコー ダ 1 6にてコマン ド情報を翻訳して、 D Μ Α制御画 路 1 2へ D M A開始要求信号 （R Q D MA) 、 読み 出しコマン ド （R E A D) 及び転送単位措定 （W O R D) を送信する。
    [0081] 一方、 メ モリ ア ドレス レジスタ 1 4 2 のア ドレス 情報、 即ち耘送先の主記憶装置のァ ドレス情報をァ ド レスバス ドライバ 2 0へ送出し、 g p信号線経由 で主記憶装置へ送られる。
    [0082] D MA制御回路 1 2 はデータを送出するゲー トを オーブンにする信号 （ D B O P ) を送出する。
    [0083] データバッ ファ レジスタ 1 4 4， 1 4 5 のデータ はデータバスマルチプレクサ ドライ ノ 1 5を経由し さらに f P線経由で主記憶装置へ送出される。
    [0084] この読出し時も①で述べた書き込み時と同様メ モ リ ア ドレス レジスタ 1 4 2 のア ドレスを + 1ずつ更 新しつつ、 データノ フ フ ァ レジスタ 1 4 4 , 1 5 のデータを読み出す。
    [0085] 主記憶装置への読み出し転送が終了すると、 バイ トカウ ン ト レジスタ 1 4 1 は割込み制御回路 1 0 へ 割込要求信号 （ R Q I N T ) を送出し、 該割込み制 御回路 1 0 は更に i P信号線経由で中央制御装置へ 割込み要求信号を送出する。
    [0086] 割込みレベルレジスタ 1 4 7及び入出力装置ァ ド レス レジスタ 1 4 9 は割込レベル情報と該当入出力 装置番号をデータバスマルチプレクサ ドライノ 1 5 の I A W0<>〜σ7端子へ送出されると共にデバイ スス テータス レジスタ 1 4 0 の情報が ί Ρ線経由で中央 制御装置へ送出される。
    [0087] 以上、 凝似入出力制御装置の通常の診断機能につ いて述べたが、 本発明による擬似入出力制御装置で は一般の入出力制御装置と く らベて特にモー ドレジ スタ 1 4 6 、 割込みレベルレジスタ 1 4 7及び入出 力装置ァ ドレス レジスタ 1 4 9を新たに設けたとこ c6る。
    [0088] モー ドレジスタ 1 4 6を擬正常動作モー ドに設定 するこ とによって、 各種の異常信号を送出して、 擬 正常動作を行わせることも可能であるので、 共通バ スに接続された入出力制御装置の障害の検出機能の 判定も容易となる。
    [0089] 第 5図は第 4図で示したア ドレス選択回路 1 1 の 具体回路を示す。
    [0090] 2 2 は入出力制御装置ァ ドレスレジスタであり、 本凝似入出力制御装置固有の可変レジスタである。
    [0091] この入出力制御装 gァ ドレス レジスタ 2 2 は可変 機能を持つことにより各入出力装置 （入出力制御装 置） の面有のア ドレスを擬似できる。
    [0092] f p線経由で予め入出力装置のァ ドレス情報が可 変レジスタ 2 2 に書込まれる。
    [0093] 一方、 g P信号線経由で送られてきたア ドレス情 報はァ ドレス比較画路 2 3 にて入出力装置ァ ドレス 情報 （ I 0 A ) を比較した結果、 一致するとブログ ラムモー ド制御画路 2 4を起動して、 さらにレジス タ選択画路 2 6をセッ トする。
    [0094] 2 5 は g p信号線経由で送られて く るア ドレス情 報を示す。
    [0095] 入出力装置ア ドレス情報 （ I 0 A ) は各入出力装 置 （入出力制御装置） では個有であるが、 本発明に よる凝似入出力制御装置は可変である。
    [0096] このよう に可変入出力装置ァ ドレスを持つことに より各入出力制御装置の個有のァ ドレスを凝似でき る。
    [0097] 第 6図は本発明によるチヤネル制御装置の診断方 法のフローチヤ一 トである。
    [0098] まず、 ステ ップ S 1 0 0 にて中央制御装置がシス テム障害を検出する。
    [0099] 次に S 1 0 1 にて中央制御装置は障害分圻を行い、 チャネル制御装置/入出力制御装置関連の障害の場 合には S 1 0 2 に進む。
    [0100] ステ ップ S 1 0 2 では、 チヤネル制御装置のはき 出し処理要求即ち、 動作中のチャネル制御装置の終 けつ処理を行なう。
    [0101] 次に、 ステップ S 1 0 3 にて共通バスの閉塞を行 なう。
    [0102] 従来は共通バスの閉塞が不可であった為に、 チヤ ネル制御装置又は各種入出力制御装置の何れの装置 の障害であるかの切り分けが出来なかった。
    [0103] 次にステ ップ S 1 0 4にてチヤネル制御装置と擬 似入出力装置が接続される。
    [0104] 次にステツフ S 1 0 5 にて、 チヤ,ネル制御装置内 部の擬似入出力制御装置を用いてチヤネル制御装置 の診断を実行する。
    [0105] 次に、 ステップ S 1 0 6 にて、 中央制御装置は診 断オーダを送出し、 診断結果を読み取り、 正解情報 と比較して正常 異常 （ G O O D Z N O G O O D ) を判定する。
    [0106] 判定の結果正常 G 0 0 Dであれば、 ステップ S 1 0 7 にて擬似入出力制御装置を閉塞するとともに共 通バスの閉塞を解賒する。
    [0107] 一方判定の結果異常 （N O G O O D ) であれば、 ステップ S 1 0 9 に移行してチャネル制御装置 （ C H C ) の修理を行なう。
    [0108] S 1 0 6の判定結果が正常 （G O O D ) であれば、 チヤネル制御装置の共通バスィ ンタフヱースは正常 であり、 システムの障害原因が共通バスを介してチ ャネル制御装置に接続されている入出力制御装置、 入出力装置にあることが判明される
    [0109] 次にステップ S 1 0 8ではチャネル制御装置 （ C
    [0110] H C ) のはき出し処理要求解除、 即ち、 チャネル制 御装置に接続された入出力制御装置の動作を可能に する処理を行なう。
    [0111] そして、 次のステップとして、 チャネル制御装置 から共通バスを介して接続される実際の各種の入出 力制御装置を指定し、 その構成に対応した診断を頓 次行なう ことになる。
    [0112] 以上述べたように、 本発明によればチャネル制御 装置內に入出力制御装置の動作を模擬できる凝似入 出力制御装置及び入出力装置を設けたものであり こ の擬似入出力制御装置は、 集積回路化ができるので、 チャネル制御装置が大型化することはなく 、 又共通 バスに擬似入出力制御装置を設けた場合には、 共通 バスの县さの制約や共通バスの切り離しの問題が生 じるが、 本発明のように、 チャネル制御装置內に設 けたことにより、 共通バスの切り離しも容易となる 利点がある。
    [0113] 又擬正常動作を行わせることも可能であるので、 共通バスに接続された何れの入出力制御装置の障害 の検出機能の診断も容易となる利点がある。
    [0114] 更に擬似入出力制御装置を動作させて診断するも のであるから、 診断テス トデータを固定できること になり、 各種の入出力制御装置が共通バスに接続さ れている場合でも、 容易にかつ高速にチャネル制御 装置の診断が可能となる利点がある。
    权利要求:
    Claims請 求 の 範 囲
    1. 中央制御装置からの指令により、 予め定められ た共通バスィ ンタフユース制御手頓によって、 共通 バスに接続された入出力制御装置を介して入出力装 置を制御するチャネル制御装置において、 各チヤネ ル制御装置に共通バス経由で接続された複数の入出 力制御装置に対し共通で、 且つ複数のチャネル制御 装置にも共通の凝似入出力制御装置を各チャネル制 御装置対応に設け、 該共通バスを中央制御装置の指 令で切離して又は接続したままでチャネル制御装置 の自動診断を行う ことを特徴とするチャネル制御装 置の自動診断方法。
    2. 中央制御装置からの指令により、 予め定められ た共通バスィ ンタフユース制御手頓によって、 共通 バスに接続された入出力制御装置を介して入岀カ装 置を制御するチャネル制御装置において、 各チヤネ ル制御装置に共通バス経由で接続された複数の入出 力制御装置に対し共通で、 且つ複数のチャネル制御 装置にも共通の擬似入出力制御装置を各チャネル制 御装置対応に設けたことを特徵とするチャネル制御
    3. 前記中央制御装置の指令で前記共通バスを自動 的に切断ノ接続させる自動切断ノ接続手段を設けた ことを特徴とする請求の範囲第 2項記載のチャネル 制御装置。
    4. 前記中央制御装置の指令で前記擬似入出力制御 装置を自動的に切断ノ接続させる自動切断ノ接続手 段を設けたことを特徴とする請求の範囲第 1項また は第 2項記載のチヤネル制御装置の自動診断方法及 びその装置。
    5. 前記擬似入出力制御装置は、 入出力制御装置の ァ ドレスを任意ァ ドレスにプロダラムで設定可能に したことを特徴とする請求の範囲第 1項または第 2 項記載のチャネル制御装置の診断方法及びその装置
    10 6. 前記擬似入出力制御装置は、 中央制御装置への 割込みレベルを任意のレベルにプログラムで設定可 能にしたことを特徴とする請求の範囲第 1項または 第 2項記載のチャネル制御装置の自動診断方法及び その装置。
    15 7. 前記擬似入出力制御装置は、 プログラムの指示 によりパリ ティ エラ一デ一タの送出及び共通バス専 有のタ イ ムァゥ ト動作を可能にしたことを特徴とす る請求の範囲第 1項または第 2項記載のチャネル制 御装置の自動診断方法及びその装置。
    20
    25
    类似技术:
    公开号 | 公开日 | 专利标题
    US8140713B2|2012-03-20|System and program products for facilitating input/output processing by using transport control words to reduce input/output communications
    US4245344A|1981-01-13|Processing system with dual buses
    US5249270A|1993-09-28|Development system protocol
    US5313386A|1994-05-17|Programmable controller with backup capability
    US4096567A|1978-06-20|Information storage facility with multiple level processors
    EP0227749B1|1991-10-16|Fault tolerant data processing system and method therefor
    US4075693A|1978-02-21|Configuration and control unit for a heterogeneous multi-system
    US5761458A|1998-06-02|Intelligent bus bridge for input/output subsystems in a computer system
    US4764862A|1988-08-16|Resilient bus system
    US5959914A|1999-09-28|Memory controller with error correction memory test application
    US4718064A|1988-01-05|Automatic test system
    US4665501A|1987-05-12|Workstation for local and remote data processing
    CA1169568A|1984-06-19|Error correction from remote data processor bycommunication and reconstruction of processor statusstorage disk
    EP0147046B1|1993-05-19|Fault-tolerant communications controlller system
    US4747047A|1988-05-24|Data transfer system using two peripheral controllers to access dual-ported data storage units
    EP0046486B1|1987-11-04|Data processing apparatus
    US5068851A|1991-11-26|Apparatus and method for documenting faults in computing modules
    EP1690186B1|2008-07-23|Protective bus interface and method
    CA1209708A|1986-08-12|Bus for data processing system with fault cycleoperation
    US4195344A|1980-03-25|Computer system with a configuration monitor
    US4253147A|1981-02-24|Memory unit with pipelined cycle of operations
    US5434980A|1995-07-18|Apparatus for communication between a device control unit having a parallel bus and a serial channel having a serial link
    US4841456A|1989-06-20|Test system and method using artificial intelligence control
    US6842806B2|2005-01-11|Method and apparatus for interconnecting wired-AND buses
    US4849979A|1989-07-18|Fault tolerant computer architecture
    同族专利:
    公开号 | 公开日
    CA1228167A1||
    DE3484802D1|1991-08-14|
    EP0169244A1|1986-01-29|
    CA1228167A|1987-10-13|
    SG12992G|1992-04-16|
    EP0169244A4|1987-03-26|
    JPS60144851A|1985-07-31|
    US4719626A|1988-01-12|
    EP0169244B1|1991-07-10|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1985-07-18| AK| Designated states|Designated state(s): KR US |
    1985-07-18| AL| Designated countries for regional patents|Designated state(s): DE FR GB SE |
    1985-08-13| WWE| Wipo information: entry into national phase|Ref document number: 1985900493 Country of ref document: EP |
    1986-01-29| WWP| Wipo information: published in national office|Ref document number: 1985900493 Country of ref document: EP |
    1991-07-10| WWG| Wipo information: grant in national office|Ref document number: 1985900493 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP24821883A|JPS60144851A|1983-12-30|1983-12-30|Channel controller|
    JP58/248218||1983-12-30||KR8570190A| KR900006530B1|1983-12-30|1984-12-27|채널제어장치의 진단방법 및 그 장치|
    DE19843484802| DE3484802D1|1983-12-30|1984-12-27|Verfahren und geraet zur diagnose einer kanalsteuereinheit.|
    SG12992A| SG12992G|1983-12-30|1992-02-11|Method of and apparatus for diagnosing channel control unit|
    HK23792A| HK23792A|1983-12-30|1992-04-02|Method of and apparatus for diagnosing channel control unit|
    [返回顶部]